Реферат

Чеглаков Р.В. Разработка операционной части арифметико-логического устройства: ТПЖА.09.03.01.014 ПЗ: Курс. работа / ВятГУ, каф. ЭВМ; рук. Мельцов В.Ю. - Киров, 2018. – ПЗ 82 с , 36 рис., 10 табл., 4 источников, 10 прил.

ОПЕРАЦИОННЫЙ АВТОМАТ, УМНОЖЕНИЕ, ВЫЧИТАНИЕ, ИНКРЕМЕНТ, ТРЕТИЙ СПОСОБ УМНОЖЕНИЯ, ПЛАВАЮЩАЯ ЗАПЯТАЯ, ФУНКЦИОНАЛЬНАЯ СХЕМА.

Цель курсовой работы – разработать операционный автомат, выполняющий умножение 32-разрядных двоичных чисел с плавающей запятой с характеристикой в прямом коде третьим способом, а так же логическую операцию над числами, инкремент и вычитание.

Для достижения данной цели необходимо решить следующие задачи:

* Написать алгоритмы.
* Рассмотреть возможные исключащие ситуации.
* Составить функциональные схемы операционных автоматов.
* Составить содержательные граф-схемы алгоритмов.
* Объединить функциональные схемы в одну общую схему.
* Составить объединенную содержательную граф-схему.
* Выбрать микросхемы для принципиальной схемы.
* Составить принципиальную схему операционного автомата.
* Провести расчеты для фильтров питания и сопротивлений.
* Провести подсчеты длительности такта и разработать тактовый генератор.

ВВЕДЕНИЕ

Основной целью данной курсовой работы является получение навыков проектирования арифметико-логического устройства (АЛУ), выполняющего ряд логических и арифметических операций, выбираемых с помощью кода операции, над двумя операндами.

Вместе с результатом должны выдаваться признаки, которые характеризуют результат: равенство нулю, знак результата, единица переноса и переполнение разрядной сетки.

Основным требованием является минимизация аппаратурных затрат при приемлимом быстродействии.

1. **Постановка задачи.**

В ходе выполнения курсового проекта необходимо синтезировать операционную часть АЛУ, которая будет выполнять следующие операции:

* Умножение третьим способом;
* Логическую операцию «И-НЕ»;
* Инкремент;
* Вычитание.

При выполнении проекта необходимо учитывать приведенные ниже требования:

1. В качестве элементной базы использовать только отечественные микросхемы ТТЛ и ТТЛШ.
2. В АЛУ должны формироваться следующие флаги результат выполнения операции:

* Флан равенства нулю (ZF);
* Флаг переноса (CF);
* Флаг знака (SF);
* Флаг переполнения разрядной сетки(ПРС).

3) Операнды поступают по 32-разрядной входшной шине ШиВх. Результат выдается на 32-разрядную выходную шину ШиВых.

4) Операнды поступают в формате с плавающей запятой с характеристикой в прямом коде.

5) Управляющие сигналы, формируемые устройством управления, подаются и снимаются синхронно с тактовыми импульсами.

6) Перед ШиВых должен присутствовать шинный формирователь.

7) Логическая операция выполняется между мантиссами операндов, в качестве характеристики и знака результата выдаются соответственные данные первого операнда.

8) Операция инкремента эквивалента сложению операнда с единицей, представленной в формате с плавающей запятой.

1. **Алгоритмы операций**
   1. **Алгоритм умножения**

1. Принять операнды.

2. Проверить числа на ноль.

• Если производится умножение на ноль, то выдать ноль.

• Если оба операнда не равны нулю, перейти к следующему шагу.

1. Сложить характеристики операндов.

• Если обнаружено истинное ПРС, то выдать сообщение о ПРС.

• Если обнаружено временное ПРС, то начать процесс умножения.

• Если обнаружено ПМР, то выдать ноль.

• Если не обнаружены исключительные ситуации, то начать процесс умножения.

4. Перемножить мантиссы операндов по правилу умножения чисел с фиксированной запятой.

4.1 Анализ старшего разряда множителя. Если 1, то прибавляем множимое к младшим разрядам СЧП, если 0, то переходим к следующему шагу.

4.2 Сдвиг множителя и СЧП влево.

4.3 Если все разряды множителя проанализированны, то перейти к следующему шагу, иначе к 4.1

5. Проверить нормализацию мантиссы.

• Если нужна нормализация, то сдвинуть результат влево и уменьшить характеристику на единицу. Если обнаружено ПМР, то выдать ноль.

• Если не нужна нормализация и было обнаружено временное ПРС при сложении характеристик, то выдать сообщение о ПРС.

• Если не нужна нормализация и не было обнаружено временное ПРС при сложении характеристик, то определить знак и выдать результат, округленный способом отсечения.

**2.2 Алгоритм логической операции**

1. Принять операнды.

2. Провести логическую операцию «И-НЕ» над мантиссами операндов.

• Если мантисса результата равна нулю, то выдать ноль.

• Если мантисса результата не равна нулю, перейти к следующему шагу.

3. Проверить нормализацию мантиссы.

* + - Если мантисса не нормализована, то сдвигать мантиссу результата влево и уменьшать характеристику на единицу до тех пор, пока мантисса не будет нормализованной. После нормализации перейти к следующему шагу.
      * Если обнаружено ПМР при нормализации, то выдать ноль.

• Если мантисса нормализована, перейти к следующему шагу

1. Выдать в качестве знака и характеристики результата данные первого операнда, в качестве мантиссы выдать мантиссу результата.

**2.3 Алгоритм инкремента**

1. Принять операнд.

2. Проверить число на ноль.

• Если производится инкремент нуля, то выдать единицу.

• Если число не равно нулю, перейти к следующему шагу.

3. Вычесть из характеристики единицы характеристику операнда.

• Если разность равна нулю, значит характеристики равные, перейти к следующему шагу.

• Если результат отрицательный, то характеристика операнда больше характеристики единицы.

o Если модуль разности больше разрядности мантиссы, выдать в качестве результата операнд.

o Если модуль разности меньше разрядности мантиссы, то выравниаем порядки путем увеличения порядка единицы и сдвига мантиссы единицы вправо на разность порядков. После выравнивания порядков перейти к следующему шагу.

• Если результат положительный, то характеристика операнда меньше характеристики единицы.

o Если разность больше разрядности мантиссы, выдать в качестве результата единицу.

o Если модуль разности меньше разрядности мантиссы, то выравниваем характеристики путем увеличения характеристики операнда и сдвига мантиссы операнда вправо на разность характеристик. После выравнивания характеристик перейти к следующему шагу.

1. Сложить мантиссу операнда с мантиссой единицы в ДК.

• Если обнаружено временное ПРС, то увеличиваем характеристику результата на единицу, сдвигаем мантиссу вправо и выдаем результат.

• Если получился ноль, то обнуляем характеристику и выдаем результат.

• Если не обнаружено временное ПРС и число не ноль, то выдаем результат.

**2.4 Алгоритм вычитания**

1. Принять операнды.

2. Проверить числа на ноль.

• Если только первый операнд равен нулю, то поменять знак второго операнда и выдать его в качестве результата.

• Если только второй опернад равен нулю, то выдать первый операнд в качестве результата.

• Если оба операнда равны нулю, выдать ноль.

• Если оба операнда не равны нулю, перейти к следующему шагу.

3. Вычесть из характеристики первого операнда порядок второго операнда.

• Если разность равна нулю, значит характеристики равные, переходим к следующему шагу.

• Если результат отрицательный, то характеристика первого операнда меньше характеристики второго операнда.

o Если модуль разности больше разрядности мантиссы, выдать в качестве результата второй операнд.

o Если модуль разности меньше разрядности мантиссы, то выравниаем характеристики путем увеличения характеристики и сдвига мантиссы первого операнда вправо на разность характеристик.

• Если результат положительный, то характеристика первого операнда больше характеристики второго.

o Если разность больше разрядности мантиссы, выдать в качестве результата первый операнд.

o Если модуль разности меньше разрядности мантиссы, то выравниваем характеристики путем увеличения порядка и сдвига мантиссы второго операнда вправо на разность характеристик.

4.Сложить мантиссы операндов в ДК.

• Если обнаружено временное ПРС, то увеличиваем характеристику результата на единицу и сдвигаем мантиссу вправо.

o Если при увеличении характеристики произошло ПРС порядка, то выдать сообщение о ПРС.

o Если при увеличении характеристики не произошло ПРС порядка, то выдать результат.

**3 Отлавливание исключительных ситуаций**

• При вычитании/сложении порядков используется модифицированный дополнительный код. Данный выбор объяснен в пункте 3.1.1

• При вычитании/сложении мантисс используется модифицированный дополнительный код. Данный выбор объяснен в пункте 3.1.1

• Единица, представленная в формате с плавающей запятой:

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

3.1 Исключительные ситуации при умножении

3.1.1 Истинное ПРС

Возникает на этапе сложения характеристик

Приведем пример, в котором может возникнуть данная ситуация.

Сложение характеристик:

10111

11011

11 0010

На этапе сложения характеристик появилась единица переноса, единица в старшем разряде, а в остальных разрядах присутствуют 1. Данная ситуация отслеживается небольшой комбинационной схемой.

3.1.2 Временное ПРС: устранимое и неустранимое

Данная ситуация так же возникает на этапе сложения характеристик, однако при ее возникновении стоит продолжит алгоритм и оценить полученный результат.

Сложение характеристик:

10100

11100

11 0000

На этапе сложения характеристик появилась единица переноса, единица в старшем разряде, а в остальных разрядах присутствуют 0.

Если результатом цикла умножения становится ненормализованная мантисса, то, нормализовав ее, уменьшаем характеристику на 1, таким образом временное ПРС является устранимым.

Если же мантисса является нормализованной, то временное ПРС является неустранимым.

3.1.3 ПМР после сложения харктеристик

Признаком ПМР в данном случае является отсутствие 1 переноса и 0 в старшем разряде суммы, так как после вычитания смещения получится отрицательное число, которое не может быть характеристикой

00100

00100

00 1000

3.1.4 ПМР после нормализации

После сложения характеристик может сложиться следующая ситуация

Сложение характеристик:

00101

01011

10000

После вычета смещения данная характеристика имеет смысл, однако если необходима нормализация мантиссы результата, то после ее выполнения, характеристика получит отрицательное значение.

3.1.5 Один или оба операнда равны нулю.

Проверка операнда на ноль осуществляется проверкой старшего разряда мантиссы и в случае, если в разряде ноль, выдаем ноль, не выполняя цикла умножения.

3.2 Исключительные ситуации логической операции

3.2.1 ПМР после нормализации

При выполнении логической операции И-НЕ во многих случаях, кроме ситуации, когда оба операнда равны нулю, нужна нормализация. По этой причине нужно проверять ПМР после нормализации. Процесс отлавливания ПМР после нормализации идентичен алгоритму, описанному в пункте 3.1.4. Только в данном случае проверка необходима после каждого сдвига.

3.3 Исключительные ситуации инкремента

3.3.1 Разность порядков по модулю больше 22.

При инкременте, в случае не равенства характеристик, происходит выравнивание операндов, путем сдвига меньшего числа на разность характеристик. Так как мантисса 23-разрядная, то в случае, если разность характеристик по модулю больше 22, то сдвигаемое число уйдет за разрядную сетку, что эквивалентно прибавлению/вычитанию нуля из большего операнда. В случае, если разность больше 22, это означает, что характеристика единицы намного больше (из порядка единицы вычитается характеристика операнда), характеристики операнда, поэтому выдаем единицу. Если разность характеристик меньше -22, то операнд намного больше единицы, поэтому выдаем операнд.

Пример:

10000001 – характеристика 1

11000001 – характеристика операнда

Произведем разность в МДК:

00.10000001

11.00111111

11.11000000

Сравнение результат проведем с помощью схемы сравнения (она позволяет сразу перейти к алгоритму вычитания при равенстве порядков), которая в зависимости от знака результата будет сравнивать разность либо с 22, либо с -22, представленными в ДК

3.3.2 Временное ПРС мантисс.

При использовании МДК необходима проверка разрядов знака. В случае, если проищошло ПРС, то сдвигаем мантиссу вправо и увеличиваем характеристику на 1.

Пример: 1+1

Характеристики равны 10…..01

00,100000000…0

00,100000000…0

01,000000000…0

ПРС характеристики при увеличении на единицу произойти не может, так как единица намного меньше числа, прибавив к которому единицу, можно получить не устранимое ПРС. Иначе этом случае будет просто выдан операнд без инкремента.

3.3.3 Нормализация результата при инкременте.

Может возникнуть тогда, когда инкрементируется число лежащее в диапазоне (-1;0) Пример: Операнд = −𝟎. 𝟐𝟓𝟏𝟎 = −, 𝟏𝟎𝟎𝟎𝟎𝟎𝟎𝟎𝟎 …𝟎𝟐 ∗ 𝟐 −𝟏

Выравниваем операнд, путем сдвига вправо на 2 разряда.

Складываем в МДК

00,100000000…0

11,111000000…0

00,011000000…0

Число не нормализовано, сдвигаем результат влево и уменьшаем характеристику

Результат = 𝟎.𝟕𝟓𝟏𝟎 =, 𝟏𝟏𝟎𝟎𝟎𝟎𝟎𝟎𝟎 …𝟎𝟐 ∗ 𝟐𝟎

ПМР так же не может возникнуть, так как единица намного больше операнда, при вычитании из которого, получилось бы ПМР.

3.3.4 Опернад равен нулю.

Так же как и в умножении, проверяем старший разряд мантиссы, и в случае, если в данном разряде находится ноль, выдать в качестве результата единицу, чтобы не проводить лишние сдвиги нуля и инкрементировать ноль.

3.4 Исключительные ситуации вычитания.

3.4.1 Разность характеристик по модулю больше 22.

Принцип обнаружения такой же, как в пункте 3.3.1. В случае, если разность больше 22, то выдаем первый операнд. Если разность меньше -22, то выдаем второй операнд с противоположным знаком, так как данная операция эквивалентна операции вычитании операнда из нуля.

3.4.2 Временное ПРС мантисс – устранимое/не устранимое. В случае ПРС мантисс нужно сдвигать мантиссу вправо на один разряд и увеличивать характеристику на единицу. В случае, если в характеристике уже находится максимальное число (в нашем случае 127), то данное ПРС нельзя устранить.

Пример:

Первый операнд =, 𝟏𝟏𝟎𝟏𝟎𝟎𝟎𝟏𝟏 …𝟎𝟐 ∗ 𝟐 𝟏𝟐𝟕

Второй операнд = −,𝟏𝟏𝟎𝟎𝟎𝟎𝟎𝟏𝟎 …𝟎𝟐 ∗ 𝟐 𝟏𝟐𝟓

Разница порядков равна двум. Сдвигаем второй операнд вправо на 2 разряда и прибавляем модуль мантиссы, так как вычитается отрицательное число.

00,1101000110..0

00,0011000001..0

01,0000000111..0

Исключительная ситуация в знаке – 01. Сдвигаем мантиссу вправо и увеличиваем характеристику на единицу. Получается число 128, которое нельзя представить в виде характеристики, следовательно ПРС не устранимое. Если бы был порядок не 128, то ПРС при сдвиге устранилось .

Аналогичный пример в случае выхода за нижнюю границу характеристики и необходимости нормализации результата вычитания.

**4 Разработка функциональных и граф-схем отдельных алгоритмов**

4.1 Операция Умножения

4.1.1 Разработка функциональной схемы операции умножения

Регистр RG2 имеет 24 разряда. В разряды с 1 по 23 поступает мантисса множителя, в 0-й разряд поступает знак множителя. Регистр является сдвиговым т.к. в третьем способе умножения множитель сдвигается влево.

Регистр RG1 имеет 46 разрядов. В разряды с 0 по 22 поступает мантисса множимого, с 23 по 45 поступают нули.

Регистр RG3имеет 46 разрядов. В нем хранится сумма частичных произведений. Регистр является сдвиговым для сдвига СЧП влево и нормализация результата. На выходную шину поступают разряды с 23 по 45, т.к. происходит округление отсечением младшей половины СЧП.

Регистр CT3 имеет 8 разрядов. В нем хранится характеристика сначала множимого, затем множителя.

Счетчик СТ2 имеет 8 разрядов. В нем хранится характеристика множимого, затем произведения. Старший разряд характеристики произведения хранится в D-триггере Т2 для определения возникновения ситуаций временного и истинного ПРС, а также ПМР.

Счетчик СТ1 имеет 6 разрядов. В начале операции умножения в него записывается число «001010». При каждом сдвиге регистров RG1 и RG3 значение счетчика инкрементируется.

ALU имеет 46 разрядов на входах и выхода. В нем происходит суммирования множимого и суммы частичных произведений. На плечо А поступает СЧП с регистра RG3, на плечо В поступает множимое с регистра RG2.

Сумматор SM2 имеет 9 разрядов на входах и выходах, а также одноразрядный выход CR. На плечо А с регистра RG4 поступает сначала характеристика множимого, затем множителя, на плечо В со счетчика СТ1 поступают данные. Выход CRсоединен с D-триггером Т2.

Разработанный операционной автомат представлен в приложении А.

Операционный автомат должен содержать следующие элементы:

* 24 разрядный сдвиговый регистрRG1 для хранения мантиссы множителя и знака первого операнда;
* 46 разрядный регистрRG2 для хранения мантиссы множимого;
* 46 разрядный сдвиговый регистр RG3 для хранения и сдвига СЧП;
* 8 разрядный регистр RG4 для хранение характеристик;
* 46 разрядный ALU для сложения множимого с СЧП;
* 8 разрядный сумматор SM2 для сложения характеристик;
* 8 разрядный счетчик СТ1 для хранения и работы с характеристиками;
* 6 разрядный счетчик СТ2 для цикла умножения;
* D триггер T1 для хранения знака множителя;
* D триггер T2 для хранения единицы переноса сложения характеристик;
* 4 RS-триггера для сохранения флагов результата операции;
* Элемент «исключающее или» для получения знака произведения;
* Элемент «не» для инвертирования старшего разряда суммы характеристик;
* Элемент «не» инвертирования признака временного ПРС;
* Три элемента «и» для получения признаков временного и истинного ПРС;
* Элемент «или-не» для получения признака ПМР;
* **7**-разрядный элемент «или» для определения признака временного ПРС
* Усилитель-формирователь для выдачи результата на выходную шину

Управляющие сигналы в операционный автомат:

y0 – обнуление СТ2, обнуление RG3;

y1 – запись в RG1, установка Т3 в положение “0”, запись 001001 в СТ2;

y2 – запись в RG2, запись в RG4, запись в Т1;

y3 – сдвиг RG1 влево;СТ2:=CT2+1;

y4 – запись СТ1;

y5 – СТ1:=СТ1-1

y6 – запись в RG3;

y7 – установка Т1 и Т2 в положение “0”, обнуление RG3;

y8 – выдача результата;

y9 – установка флага ПРС.

y10 - сдвиг RG3 влево

у11 – установка ZF

Осведомительные сигналы из операционного автомата:

X – Проверка наличия операндов на входной шине;

p0 – 0 если множитель или множимое равны нулю;

p1 – старший разряд множителя;

p2 – ПМР;

p3 – Истинное ПРС;

p4 – Временное ПРС;

p5 – 1, то нужно заканчивать цикл умножения;

p6 – 0, то необходима нормализация;

Z – Проверка возможности выдачи результата на выходную шину.

Разработанная функциональная схема операции умножения приведена в приложении А.

4.1.2 Разработка граф-схемы схемы операции умножения.

Разработанная граф-схема операции умножения приведена в приложении Б.

4.2 Логическая операция

4.2.1 Разработка функциональной схемы логической операции

Для приема мантисс операндов нужен 23-разрядный несдвиговой регистр RG1. Для сохранения характеристики первого операнда используется 8-разрядный несдвиговой регистр CT3 и D-триггер T1 для сохранения знака операнда. 23-разрядный регистр RG2 используется для сохранения мантиссы первого операнда, а также для сохранения результата операции. Так как возможен случай ненормализованного числа, нужно использовать сдвиговой регистр. Так же по причине, описанной выше, нужен 8-разрядный счетчик CT1, который будет декрементировать характеристику при осуществлении нормализации. Многовходовый элемент ИЛИ-НЕ позволит прекратить нормализацию при характеристике 0. Для выполнения логической операции используется 23-разрядное арифметико-логическое устройство ALU. К выходу проверки равенства операндов ALU, поданных на плечи, подсоединяется D-триггер T6, чтобы сохранить признак. Если этого не сделать, то в момент завершения такта ОА управляющие сигналы, поданные на ALU сбрасываются, из-за чего сбрасывается и сам признак равенства. Так же нужен 2-входовой элемент «и», который не позволит в случае нуля после логической операции выдать минус ноль. 4 RS-триггера для сохранения флагов результата операции.

Таким образом, операционный автомат должен содержать:

• Два D-триггера T1,T6;

• Четыре RS-триггера T2,T3,T4,T5;

• Один 23-разрядный несдвиговой регистр RG1;

• Один 8-разрядный несдвиговой регистр RG2;

• Один 23-разрядный сдвиговой регистр RG3;

• Один 23-разрядное арифметико-логическое устройство ALU;

• Один 8-разрядный декрементный счетчик CT1;

• 8-входовый «или-не»;

• Один 2-входовых «и»;

Для выполнения операции умножения из управляющего автомата (УА) в операционный автомат (ОА) необходимо подать управляющие сигналы, реализующие следующие микрооперации (МО):

y0 – Сброс T2, T3,T4,T5;

y1 – Запись T1, RG2;

y2 – Запись RG1;

y3 – Запись CT1;

y4 – Запись RG3;

y5 – CT1 := CT1 -1;

y6 - Выбор функции АЛУ (0 разряд)

y7 - Выбор функции АЛУ (1 разряд)

y8 – Выбор функции АЛУ (3 разряд)

y9 – Логическая операция АЛУ

y10 – Сброс RG1;

y11 – Сдвиг RG3;

y12 – Сброс RG3, CT1; Запись T3;

y13 – Выдача результата.

Из операционного автомата (ОА) в управляющий автомат (УА) необходимо передать осведомительные сигналы о состоянии устройства ОА, определяемые списком следующих логических условий:

X – Проверка наличия операндов на входной шине

P1 – Нормализованность.

P2 – Равеноство нулю характеристики

P3 – Мантисса результата равна нулю.

Z – Проверка возможности выдачи результата на выходную шину.

Разработанная функциональная схема логичесокй операции приведена в приложении В.

4.2.2 Разработка граф-схемы схемы логической операции. Разработанная граф-схема логической операции приведена в приложении Г.

**4.3 Операция Инкремента**

4.3.1 Разработка функциональной схемы операции инкремента.

Для сохранения первого операнда нужен 23-разрядный сдвиговый регистр RG1 для сохранения мантиссы и D-триггер T1 для сохранения знака. Для сохранения характеристики используется 8-разрядный несдвиговый регистр СТ3. Для формирования и сохранения мантиссы единицы используется сдвиговой 24- разрядный регистр RG3. Чтобы загрузить единицу, нужно сделать два сдвига. При первом сдвиге заносим единицу, при втором ноль. Так же этот регистр служит для хранения результата инкремента. Характеристика единицы заносится в 8-разрядный счетчик CT2 с помощью КС2. Для вычитания из характеристики единицы характеристики операнда используется логический 8-входовых элемент «исключащее или» и 8-разрядный сумматор SM1. Модуль разности характеристик может быть больше разрядности мантиссы, из-за чего смысла сдвига числа нет, так как в конечном счете после сдвигов число будет равным нулю. Для проверки разности используется комбинационная схема КС1, для формирования -22, если разность порядков меньше нуля, или 22, если больше. Так же используется 6-разрядная схема сравнения ==, два двух-входовых элемента «и», один элемент «не» и один Dтриггер для сохранения признака, так как в момент завершения такта ОА управляющие сигналы с КС1 сбросятся вместе с признаком.

Для сложения мантиссы операнда и мантиссы единицы используется 24-разрядное арифметико-логическое устройство ALU. К старшему разряду входа плеча «A» подводится двух-входовой элемент «и». В случае инвертирования мантиссы результата в знаковый разряд должен поступать 0, во всех остальных случаях истинынй знак RG3. К старшему разряду входа плеча «B» подводится двух-входовой элемент «и». В случае сложения/вычитания операнда элемент должен выдавать 0, в случае «пропуска мантиссы операнда» (когда разность характеристик меньше -22) через ALU элемент должен выдавать истинный знак операнда. 4 RS-триггера для сохранения флагов результата операции.

Таким образом, операционный автомат должен содержать:

• Два D-триггера T1,T2;

• Четыре RS-триггера T3,T4,T5,T6;

• Один 23-разрядный сдвиговой регистр RG1;

• Один 24 разрядный сдвиговой регистр RG2;

• Один 8-разрядный регистр RG3;

• Один 24-разрядное арифметико-логическое устройство ALU;

• Один 8-разрядный сумматор SM1;

• Один 8-разрядный реверсивный счетчик CT1;

• Два 2-входовой «или»

• Два 8-входовых «исключающих или»;

• Один 2-входовой «исключающий или»;

• Пять 2-входовых «и»;

• Один элементов «не»

Для выполнения операции умножения из управляющего автомата (УА) в операционный автомат (ОА) необходимо подать управляющие сигналы, реализующие следующие микрооперации (МО):

y0 – Запись RG1, RG3, T1; обнуление RG2, T3,T4,T5,T6

y1 – CT1:= CT1+1

y2 – Сдвиг RG2

y3 – Занесение единицы в RG2

y4 – Запись в CT1

y5 – Вычитание порядка

y6 – Подача 1101010

y7 – Подача 0010110

y8 – CT1:= CT1-1

y9 – Сдвиг RG1

y10 – Обнуление CT1

y11 – Единица переноса АЛУ;

y12 - Выбор функции АЛУ (0 разряд)

y13 - Выбор функции АЛУ (1 разряд)

y14 – Выбор функции АЛУ (2 разряд)

y15 – Выбор функции АЛУ (3 разряд)

y16 – Логическая операция АЛУ

y17 – Запись T4

y18 – Запись T6

y19 – Запись RG2

y20 – Пропуск знака операнда

y21 – Пропуск знака результата

y22 – Выдать ответ.

Из операционного автомата (ОА) в управляющий автомат (УА) необходимо передать осведомительные сигналы о состоянии устройства ОА, определяемые списком следующих логических условий:

X – Проверка наличия операндов на входной шине

P1 – Знак разности порядков

P2 - Разность по модулю между порядками больше 22

P3 – Разность между порядками равна 0; Окончание выравнивания порядков и мантисс

P4 – Знак мантиссы результата.

P5 – Проверка на ноль операнда.

P6 – Знак операнда.

P7 – Проверка результата на ноль.

Z – Проверка возможности выдачи результата на выходную шину.

Разработанная функциональная схема операции инкремента приведена в приложении Д. 4.3.2 Разработка граф-схемы схемы операции инкремента. Разработанная граф-схема операции инкремента приведена в приложении Е.

**4.4 Операция вычитания**

4.4.1 Разработка функциональной схемы операции вычитания.

Для хранения второго операнда нужен 23-разрядный сдвиговый регистр RG1 для сохранения мантиссы и D-триггер T1 для сохранения знака.

Для сохранения характеристик используется 8-разрядный несдвиговый регистр RG3.

Для сохранения мантиссы первого операнда используется сдвиговой 25-разрядный регистр RG2. Так же этот регистр служит для хранения результата вычитания.

Для хранения разности характеристик используется в 9-разрядный счетчик CT1. Для разности характеристик операндов используется логический 9-входовых элемент «исключащее или» и 9-разрядный сумматор SM1. Модуль разности характеристика может быть больше разрядности мантиссы, из-за чего смысла сдвига числа нет, так как в конечном счете после сдвигов число будет равным нулю.

Для проверки разности используется комбинационная схема КС1, для формирования -22, если разность характеристик меньше нуля, или 22, если больше. Еще используется 6-разрядная схема сравнения ==, два двухвходовых элемента «и», один элемент «не» и один D-триггер для сохранения признака, так как в момент завершения такта ОА управляющие сигналы с КС1 сбросятся вместе с признаком. Так как разность характеристик нам может еще пригодиться при восстановлении порядка первого операнда (если характеристика первого операнда больше второго), то для выравнивания мантисс используется 7-разрядный счетчик CT2. Для сложения мантиссы операнда и мантиссы единицы используется 25-разрядное арифметико-логическое устройство ALU. К старшем двум разрядам входа плеча «A» подводится двухвходовой элемент «и». В случае инвертирования мантиссы результата в знаковый разряд должен поступать 0, во всех остальных случаях истинный знак RG2. К старшим двум разрядам входа плеча «B» подводится двухвходовой элемент «и». В случае сложения/вычитания операнда элемент должен выдавать 0, в случае «пропуска мантиссы операнда» (когда разность характеристик больше -22) через ALU элемент должен выдавать истинный знак операнда. 4 RS-триггера для сохранения флагов результата операции.

Таким образом, операционный автомат должен содержать:

• Два D-триггера T1,T2;

• Четыре RS-триггера T3,T4,T5,T6;

• Один 23-разрядный сдвиговой регистр RG1;

• Один 25 разрядный сдвиговой регистр RG2;

• Один 8-разрядный регистр RG3;

• Один 25-разрядное арифметико-логическое устройство ALU;

• Один 9-разрядный сумматор SM1;

• Один 9-разрядный реверсивный счетчик CT1;

• Один 7-разрядный реверсивный счетчик CT2;

• Один 2-входовой «или»

• Два 8-входовых «исключающих или»;

• Три 2-входовой «исключающий или»;

• Четыре 2-входовых «и»;

• Один элементов «не»

• Одна 7-разрядная схема сравнения.

Для выполнения операции умножения из управляющего автомата (УА) в операционный автомат (ОА) необходимо подать управляющие сигналы, реализующие следующие микрооперации (МО):

y0 – Запись RG1, RG3, T1;

y1 - Обнуление RG2, T3,T4,T5,T6;

y2 – Сдвиг RG1; CT2:=CT2-1

y3 – Сдвиг RG2; CT2:=CT2+1

y4 – Запись RG2 y5 – Запись в CT1,CT2

y6 – Обнуление CT1;

y7 – CT1:= CT1+1

y8 – CT1:= CT1-1

y9 – Вычитание порядка

y10 – Единица переноса АЛУ;

y11 - Выбор функции АЛУ (0 разряд)

y12 - Выбор функции АЛУ (1 разряд)

y13 – Выбор функции АЛУ (2 разряд)

y14 – Выбор функции АЛУ (3 разряд)

y15 – Логическая операция АЛУ

y16 – Подача 1101010

y17 – Подача 0010110

y18 – Пропуск знака операнда

y19 – Запись T3

y20 – Запись T4

y21 – Запись T6

y22 – Пропуск знака результата

y23 – Выдача результата

ПЗ Из операционного автомата (ОА) в управляющий автомат (УА) необходимо передать осведомительные сигналы о состоянии устройства ОА, определяемые списком следующих логических условий:

X – Проверка наличия операндов на входной шине

P1 – Знак разности порядков

P2 - Разность по модулю между порядками больше 22

P3 – Разность между порядками равна 0; Окончание выравнивания порядков и мантисс

P4 – Знак мантиссы результата.

P5 – Проверка на ноль операнда.

P6 – Знак операнда.

P7 – Проверка результата на ноль.

P8 – ПРС мантиссы

P9 – ПРС порядков

Z – Проверка возможности выдачи результата на выходную шину.

Разработанная функциональная схема операции вычитания приведена в приложении Ж. 4.4.2 Разработка граф-схемы схемы операции вычитания. Разработанная граф-схема операции вычитания приведена в приложении З.

**5. Разработка объединенной функциональной и граф-схемы алгоритма.**

5.1 Разработка объединенной функциональной схемы алгоритма.

Объединенная схема строится на основе ранее расмотренных схем с рядом особенностей:

1. Регистр RG1 разделен на два регистра RG1.2 и RG1.1. Связано это с тем, что при умножении множимое записывается в младшую часть, а в остальных операциях в старшую.

2. Операции над мантиссами производятся в МДК. Связано это со следующими факторами:

• Регистры 8-разрядные. Следовательно нужно 6 регистров для хранения 46 разрядов, при этом остается два свободных разряда, которые будут представлять знак. К тому же МДК позволяет легко обнаружить ПРС при сложении мантисс, что уменьшает аппаратурные затраты для определения исключительной ситуации.

• ALU 4 разрядные, поэтому нужно 12 ALU для выполнения операций над 46 разрядами. При этом так же остается 2 свободных разряда.

3. Регистр RG3 так же разделен на два регистра RG3.2 и RG3.2. Связано это с логической операцией, а именно с определением равенства нулю результата. Дело в том, что после операции в RG3.1 могут присутствовать единицы, которые будут мешать определению равества нулю. Поэтому перед проверкой идет обнуление регистра RG3.1.

4. Счетчик CT2 служит для выравнивания операндов при вычитании и инкременте, при этом в счетчик загружается разность характеристик.

5. Знак результата умножения и логической операции пропускается через ALU через плечо A в конце операций и загружается в регистр RG3.2

Подводя итог, операционный автомат должен содержать:

• Три D-триггера T1 (с функцией обнуления),T2,T3;

• Четыре RS-триггера T4,T5,T6,T7;

• Два 23-разрядных сдвиговых регистров RG1.2,RG1,1;

• Один 24-разрядный сдвиговой регистр RG2;

• Два 24-разрядных сдвиговых регистров RG3.2, RG3.1;

• Один 8-разрядный несдвиговой регистр RG4;

• Одно 48-разрядное арифметико-логическое устройство ALU;

• Один 9-разрядный сумматор SM1;

• Один 9-разрядный реверсивный счетчик CT1;

• Один 7-разрядный реверсивный счетчик CT2;

• Четыре 2-входовой «или»

• Четыре 2-входовой «исключающий или»;

* Управляемый 9-входовой «исключающий или»

• Шесть 2-входовых «и»;

* 8-входовая КС

• Одна 7-разрядная схема сравнения.

Для выполнения операции умножения из управляющего автомата (УА) в операционный автомат (ОА) необходимо подать управляющие сигналы, реализующие следующие микрооперации (МО):

y0 – Обнуление T1,T3,T4,T5,T6;

y1 – Обнуление RG1,RG3.1;

y2 – Обнуление RG3.2;

y3 – Запись T1;

y4 – Запись RG2;

y5 – Запись RG1.2;

y6 – Запись RG1.1;

y7 – Запись RG3;

y8 – Запись CT3;

y9 – Запись CT3:=CT3+1;

y10 – КС=10000001;

y11 – Запись T4;

y12 – Запись T5;

y13 – Запись T2;

y14 – Запись T7;

y15 – Сдвиг влево RG1

y16 – Инверсия CT3

y17 – Сдвиг вправо RG2

y18 – Сдвиг влево RG3

y19– Сдвиг вправо RG3

y20 – Обнуление CT2

y21 – CT2:= CT2+1

y22 – CT2:= CT2-1

y23 – запись СТ2

y24 – ~CT2[8]

y25 – запись СТ1

y26 – Вычитание порядка

y27 – Пропуск знака операнда

y28 – Пропуск знака результата при умножении/лог. Операции

y29 – Пропуск знака результата при вычитании/переводе из ДК в ПК

y30 – Единица переноса АЛУ;

y31 - Выбор функции АЛУ (0 разряд)

y32 - Выбор функции АЛУ (1 разряд)

y33 – Выбор функции АЛУ (2 разряд)

y34 – Выбор функции АЛУ (3 разряд)

y35 – Логическая операция АЛУ

y36 - Обнуление RG3.1

y37 – Занесение единицы при сдвиге

y38 – Выдать ответ

Из операционного автомата (ОА) в управляющий автомат (УА) необходимо передать осведомительные сигналы о состоянии устройства ОА, определяемые списком следующих логических условий:

X – Проверка наличия операндов на входной шине

P1 – Старший разряд СТ2

P2 – ПМР при сложении характеристик

P3 – Вр ПРС при сложении характеристик

P4 – Знак мантиссы результата.

P5 – Проверка на ноль операнда.

P6 – Знак операнда (1)

P7 – Нормализованность

P8 – ПРС мантиссы

P9 – ПРС характеристик

P10 - Проверка результата на ноль;

P11 – Анализ старшего разряда;

P12 – Знак операнда (2)

P13 – Модуль разности характеристик больше 22

P14 – CT2[6..0] не равно 0

P15 – конец цикла умножения

Z – Проверка возможности выдачи результата на выходную шину.

Разработанная объединенная функциональная схема приведена в приложении К.

5.2 Разработка объединенной граф-схемы алгоритма.

Разработанная объединенная граф-схема алгоритма приведена в приложении Л.

# **Разработка объединенной граф-схемы алгоритма**

Объединенная граф-схема с комментариями представлена на рисунке 11 и в Приложении B. Для различных операций предусмотрены переходы по коду операций. Все доступные коды операций представлена в таблице 1.

Таблица 1 – Коды операций

|  |  |  |  |
| --- | --- | --- | --- |
| Операция | Условное обозначение | КОП | |
| Q1 | Q0 |
| Умножение  Вычитание  Инкремент  «НЕ-А и В» | f1  f2  f3  f4 | 0  0  1  1 | 0  1  0  1 |

При разработке объединенной граф-схемы, использованы граф схемы четырех операции, объединенные при помощи КОП. Общие части для каждой операции были интегрированы в одну. Также были учтены функциональные особенности схемы, для которой разрабатывалась ГСА.

# **Разработка принципиальной схемы операционной части арифметико-логического устройства**

В качестве основной элементной базы выбраны элементы серии КР1533 и КР1531 поскольку их основное отличие от более ранней серии К555 и К155 в том, что при повышенном быстродействии и приемлемой помехоустойчивости они имеют в несколько раз меньшую потребляемую мощность.

Перечень используемых элементов представлен в таблице 2.

Таблица 2 – перечень элементов

|  |  |  |
| --- | --- | --- |
| Тип | Серия | Описание |
| КР1533 | ИР13 | Реверсивный 8-ми разрядный регистр |
| КР1533 | ИЕ7 | 4-х разрядный счетчик |
| КР1533 | ИП3 | 4-х разрядное АЛУ |
| КР1533 | ИП4 | Схема быстрого переноса для АЛУ |
| КР1533 | ТМ2 | D-триггер (2 шт. в корпусе) |
| КР1531 | ИМ6 | 4-х разрядный сумматор |
| КР1533 | ЛЕ11 | “2ИЛИ-НЕ” с открытым коллекторным выходом с повышенной нагрузочной способностью (4 шт. в корпусе) |
| КР1533 | АП4 | Шинный формирователь |
| КР1533 | ЛП5 | XOR (4 шт. в корпусе) |
| КР1533 | ЛП16 | «2И» с повышенной нагрузочной способностью (6 шт. в корпусе) |
| КР1533 | ЛИ1 | Логическое И (4 шт. в корпусе) |
| КР1533 | ЛН1 | Инвертор (6 шт. в корпусе) |
| КР1533 | ЛЛ1 | Логическое ИЛИ (4 шт. в корпусе) |
| КР1533 | КП16 | 4-разрядный мультиплексор |

## Регистры

В качестве микросхем для регистров RG1, RG2, RG3 была выбрана микросхема КР1533ИР13, позволяющая осуществлять сдвиг вправо, сдвиг влево, параллельную запись, сброс. Условное графическое изображение микросхемы приведено на рисунке



Рисунок 1 – Микросхема КР1533ИР13

Особенностью схемы является то, что нельзя допускать перепада из высокого уровня в низкий на управляющих входах во время низкого уровня синхросигнала. Так же не следует менять режим во время записи в регистр.

Выбор режима ИР13 представлен в таблице 3.

Таблица 3 – Режимы регистра ИР13

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| Режимы | C | S1 | S0 | ¬R |
| Запись | / | 1 | 1 | 1 |
| Сдвиг влево | / | 1 | 0 | 1 |
| Сдвиг вправо | / | 0 | 1 | 1 |
| Хранение | X | 0 | 0 | 1 |
| Сброс в 0 | X | X | X | 0 |

Обозначения:

/ - передний фронт по счетным входам;

X – любое состояние.

Регистры имеют специальные входы переноса при сдвиге. Схема соединения регистров представлена на рисунке 2.



****

Рисунок 2 – Схема соединения КР1533ИР13

При реализации регистров следует учитывать, что сигналы S0 и S1 подаются как для режима сдвигов, так и для режима записи, поэтому следует добавить элементы логического ИЛИ ЛЛ1, на входы которых будут поступать управляющие сигналы сдвигов и записи, а на выходе будут формироваться S0 и S1. Синхронизация осуществляется обратным синхроимпульсом.




Рисунок 3 – Временные диаграммы работы КР1533ИР13

Расчет задержек на элементах:

t1 = + = 8нс + 14нс = 22 нс.

t2 = + = 8нс + 12нс = 20 нс.

t3 = = 11нс.

t4 = = 11нс.

## Счетчики

Для реализации счетчиков была выбрана микросхема КР1533ИЕ7 – четырехразрядный реверсивный счетчик с параллельной загрузкой. Схематическое изображение счетчика представлено на рисунке 4.



Рисунок 4 – Микросхема КР1533ИЕ7

Режим работы счетчика представлен в таблице 4.

Таблица 4 – Режим работы счетчика ИЕ7


|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| Режим | R | ¬C | +1 | -1 |
| Сброс | 1 | X | X | X |
| Запись | 0 | 0 | X | X |
| Хранение | 0 | 1 | 1 | 1 |
| +1 | 0 | 1 | / | 1 |
| -1 | 0 | 1 | 1 | / |

Обозначения:

/ - передний фронт по счетным входам;

X – любое состояние.

Временная диаграмма работы ИЕ7 представлена на рисунке 5.

****Рисунок 5 – Временная диаграмма работы счётчика ИЕ7

## Триггеры

Для записи флагов признаков результата были использованы микросхемы триггеров КР1533ТМ2. Микросхема состоит из двух D-триггеров имеющих синхронный вход, а так имеются инверсные входы сброса и установки. Схема ТМ2 приведена на рисунке 17.



Рисунок 6 – триггер ТМ2

## АЛУ

Для выполнения операций над мантиссами операндов было использовано АЛУ. Данное устройство реализовано с помощью четырехразрядной схемы КР1533ИП3 и схемы ускоренного переноса КР1533ИП4. АЛУ позволяет выполнять до 256 операций над двоичными числами. Изображение ИП3 и ИП4 представлено на рисунках 7-8.



Рисунок 7 – АЛУ КР1533ИП3



Рисунок 8 – Схема ускоренного переноса КР1533ИП4

Для реализации 48 разрядного АЛУ использованы 12 корпусов ИП3 и 4 корпуса ИП4.

Схема подключения ИП3 и ИП4 представлена на рисунке 9.




Рисунок 20 – Схема подключения ИП3 и ИП4

## Логические элементы

Логические элементы представлены микросхемами серии КР1533. Перечень используемых логических элементов можно найти в таблице. Схематическое изображение элементов представлено на рисунках 10-11.

Рисунок 10 – Логические элементы ЛЛ1, ЛЕ11





Рисунок 11 – Логические элементы ЛП16, ЛП5, ЛИ1

Для реализации схемы «ИЛИ-НЕ» используется микросхема КР1533ЛЕ11 – 4 двух**в**ходовых элемента «ИЛИ-НЕ» с открытым коллектором. Так как это схема с открытым коллектором, то для работы выходы объединяются по схеме монтажное «И» и подключаются к питанию через ограничивающий резистор.

Сопротивление резистора рассчитывается по формуле:

– максимальное напряжение источника питания;

– максимальное напряжение уровня «0»;

– выходной ток уровня «0»;

N – количество элементов с открытым коллектором

– ток утечки;

– количество входов приемников с учетом объединенных входов;

– входной ток уровня «0»;

– минимальное напряжение источника питания;

– выходное напряжение уровня «1»;

– выходной ток уровня «1»;

Возьмем = 1 кОм из ряда E12

Возьмем = 1 кОм из ряда E12

# **Расчет потребляемой мощности**

Токопотребление выбранной элементной базы представлено в таблице 5.

Таблица 5 – Токопотребление элементов

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| Тип | Серия | Количество | Iпотр. i, мА | Iпотр. i общ., мА |
| КР133 | ИР13 | 15 | 40 | 600 |
| КР1533 | ИЕ7 | 7 | 22 | 154 |
| КР1533 | ИП3 | 12 | 22 | 264 |
| КР1533 | ИП4 | 4 | 15 | 60 |
| КР1533 | ТМ2 | 2 | 4 | 8 |
| КР1531 | ИМ6 | 3 | 55 | 165 |
| КР1533 | ЛЕ11 | 4 | 4 | 16 |
| КР1533 | АП5 | 8 | 27 | 216 |
| КР1533 | ЛП5 | 3 | 7 | 21 |
| КР1533 | ЛИ1 | 5 | 4 | 16 |
| КР1533 | ЛН1 | 2 | 3,8 | 7,6 |
| КР1533 | ЛЛ1 | 2 | 4,9 | 9,8 |
| КР1533 | КП16 | 2 | 11 | 22 |

Общий потребляемый ток Iпотр составляет 1559,4 мА. В соответствии с полученными данными рассчитывается потребляемая мощность:

Pпотр = I\*U = 1559,4 мА \* 5В = 7,3 Вт.

# **Расчет фильтров питания**

Чтобы сгладить возможные скачки напряжения, для схемы необходимо разработать фильтр. Требуется рассчитать количество и ёмкости двух видов конденсаторов:

* электролитического – необходимого для сглаживания пульсирующего тока;
* керамического – необходимого для сглаживания напряжения.

## 9.1 Расчет амплитуды ступенчатого скачка тока

Расчет максимальной амплитуды ступенчатого скачка тока питания производится по формуле:

,

где N – количество выходов микросхем;

C – средняя емкость нагрузки выходов;

ΔV – амплитуда выходного сигнала;

Δt – время переключения выходов.

Примем C=10пФ, ΔV=5.25В, Δt=10нс, N=417, исходя из средних показателей микросхем, тогда

=417\*10\*10-12\*(5,25/10\*10-9)= 2,19А

## Расчет импеданса

Расчет максимально допустимого импеданса производится по формуле:

,

Где ∆Vп – допустимое напряжение помехи, равное 0.1В.

Xmax=0.1/2.2=0.045 Ом.

## 9.3 Расчет индуктивности

Расчет индуктивности разводки питания производится по формуле:

,

где Х – длина провода питания;

H – среднее расстояние между центрами проводов;

D – диаметр жилы провода.

Примем Х=30см, Н=5мм, D=1мм, тогда

## 9.4 Расчет частоты помех

Расчет допустимой частоты помех производится по формуле:

где – максимально допустимый импеданс;

– индуктивность разводки питания;

## 9.5 Расчет емкости конденсатора

Расчет емкости электролитического производится по формуле:

где – максимально допустимый импеданс;

– допустимая частота помех;

+ 20% = 163,2 мкФ

Из ряда Е6 берем значение для электролитического конденсатора Cэ=150 мкФ, U=10В.

## 9.6 Обеспечения устойчивости

Для обеспечения устойчивости от высокочастотных помех, возникающих из-за паразитных емкостей микросхем, в цепи питания ставятся керамические конденсаторы малой емкости.

Расчет максимально допустимой индуктивности питания производится по формуле:

Расчет частоты, до которой электролитический конденсатор справляется со своим назначением:

Расчет общей емкости керамических конденсаторов:

Расчёт количества керамических конденсаторов производится по формуле:

, где LCK=5 нГн

Таким образом необходимо 36 конденсаторов, с емкостью Сk=2,2 мкФ по данным из ряда Е12.

## Расчет сопротивления

Расчет сопротивления для формирования логической единицы

**–** минимальное напряжение источника питания (4,5 В);

**–** минимальное напряжение логической единицы (2,5 В);

n **–** количество входов, подключенных к логической единице (11);

**–** входной ток логической единицы (20 мА);

Возьмем резистор из ряда Е6 сопротивлением 0.68 кОм.

**10 Расчет длительности такта. Расчет быстродействия.**

Для разработки тактового генератора необходимо учитывать длительность такта. При этом длительность такта состоит из высокого и низкого уровня синхроимпульса. Для высокого уровня учитывается длительность самого долгого формирования данных на входах элементов памяти в операционном автомате, для низкого уровня учитывается время формирования осведомительных и управляющих сигналов. Временная диаграмма такта приведена на рисунке 12.




Рисунок 12 – Такт работы

Т1 – время работы ОА;

Т2 – время формирования логических условий;

Т3 – время работы УА.

Из разработанной принципиальной схемы следует, что наибольшее время задержки ОУ требуется для выполнения операции в ALU.

Общее время задержки на ALU рассчитывается по формуле

tf = t(a,b → f) = tИП3 (a,b → G,P)+tИП4 (G,P → G,P)+tИП4 (G,P → C)+tИП3 (C → f)

В первом случае время будет равно:

Т1 = 118+22 = 140нс

Прибавляем к полученному значению 10% для повышения надёжности, округляем, итого получается:

Т1=150нс

Время Т2 определяется наибольшим временем формирования осведомительных сигналов. Наибольшее время формирования имеет сигнал р9.

Для повышения надёжности время задержки Т2 необходимо увеличить на 10%. Конечное значение времени задержки при формировании осведомительного сигнала p7 равно 52нс.

Время Т3 определяется временем задержки на УА.

Общее время такта: T=T1+T2+T3=150+88+38=240нс

Исходя из полученных данных можно определить быстродействие устройства. Для этого необходимо найти среднее число операций для выполнения каждой функции. Чтобы это сделать необходимо по обобщенной граф-схеме алгоритма пройти по всем условным ветвям, учитывая вероятности перехода по каждому условию и выбранный код операции.

Тогда пусть вероятность появления нулевого операнда 0,01; вероятность ПРС или ПМР порядков 0,1; вероятность ситуации, когда порядок больше 22 или меньше -22 равен 0,1; а необходимость нормализации 0,5. Остальные вероятности считать 0,5. В этом случае получаем расчеты для всех операций

Расчет для операции умножения:

N=1+0.99\*(1+1+0.99\*(0.5+0.5+1+0.9\*(0.9\*(22\*(0.5+1)+0.5\*(0.9\*(0.5+0.5+1)+0.1)+0.5\*(1+0.9\*(0.5+0.5+1)+0.1\*3((+0.1)+ 0.1\*3)+0.01\*3)+0.01\*3=34

Tумн = 240 \* 34 = 8160нс.

Расчет для операции вычитания:

N=1+1+1+1+0.9\*(11+1+0.5\*(1+0.5\*(11\*(0.9\*(0.5+0.5+1)+0.1\*3)+0.5)+0.5\*(11\*0.9\*(0.5+0.5+1)+0.1\*3)+0.1\*3= 28;

Tвыч = 240 \* 24 = 6240нс.

Расчет для операции инкремента:

N=1+1+1+1+0.9\*(11+1+0.5\*(1+0.5\*(11\*(0.9\*(0.5+0.5+1)+0.1\*3)+0.5)+0.5\*(11\*0.9\*(0.5+0.5+1)+0.1\*3)+0.1\*3= 28;

Tинк = 240 \* 24 = 6240нс.

Расчет для логической операции:

N = 1+1+1+1+11\*(0.9\*(0.5\*0.5+1))+0.1\*3=16

Tвыч = 240 \* 16 = 3840нс.

Таблица 6 - быстродействие АЛУ

|  |  |  |  |
| --- | --- | --- | --- |
| Операция | Среднее кол-во тактов | Среднее время выполнения, нс | Быстродействие, тыс.оп./c |
| Умножение | 34 | 8160 | 122,5 |
| Вычитание | 24 | 6240 | 160,2 |
| Инкремент | 24 | 6240 | 160,2 |
| Логическая | 16 | 3840 | 260,4 |

Среднее количество операций за единицу времени:

Nср = (122,5 + 160,2 + 160,2 + 260,4)/4 = 175,8 тыс.оп./c.

# **11** **Выбор разъема**

Для подключения схемы необходимо 64 разряда под входные и выходные данные, два разряда для питания и заземления, 39 разрядов под управляющие сигналы, 16 разрядов под осведомительные сигналы, 4 разряда под флаги результата, 2 разряда под код операции и два сигнал синхронизации и инверсной синхронизации. Всего потребуется 125 разрядов.

В качестве разъема для подключения схемы был выбран разъем СНП34-135Р, имеющий разрядность 135 и имеющий ток на контакт до 2А. Плата присоединяется при помощи шлейфа.

# Заключение

В результате выполнения курсового проекта разработано арифметико-логическое устройство, выполняющее операции умножения третьим способом, вычитания, инкремент, логическая операция «НЕ-А и B», спроектирована операционная часть автомата, выполняющая обработку операндов. Все операнды представляются двоичным 32-разрядным прямым кодом, содержащим знак, характеристику и мантиссу.

Разработанное устройство содержит 70 микросхем ТТЛ серий КР1531 и КР1533. Потребляемая мощность составляет 7,3 Вт энергии. Для работы устройства понадобится тактовый генератор. Среднее быстродействие устройства составляет 175,8 тысяч операции в секунду. Для устойчивой работы предусмотрены фильтры питания.

Приложение

